Family list

13 family members for: JP2105907

Derived from 10 applications

Current-source arrangement.

Inventor: GROENEVELD DIRK WOUTER JOHANNE; Applicant: PHILIPS NV (NL)

SCHOUWENAARS HENDRIKUS JOHANNE

EC: G05F3/26A IPC: G05F3/24; G05F3/26; H03F3/343 (+6)

Publication info: BR8904574 A - 1990-04-24

2 CURRENT-SOURCE ARRANGEMENT

(NL); JOHANNES SCHOUWENAARS HENDRIKU (NL)

EC: G05F3/26A **IPC:** G05F3/24; G05F3/26; H03F3/343 (+5)

Publication info: CN1020510C C - 1993-05-05 CN1041230 A - 1990-04-11

3 No title available

Inventor: Applicant:

EC: IPC:

Publication info: DE68913405D D1 - 1994-04-07

4 Current-source arrangement.

Inventor: GROENEVELD DIRK WOUTER JOHANNE Applicant: PHILIPS NV (NL)

(NL); SCHOUWENAARS HENDRIKUS JOHANNE (NL)

Publication info: DE68913405T T2 - 1994-09-08

5 Current-source arrangement.

Inventor: GROENEVELD DIRK WOUTER JOHANNE; Applicant: PHILIPS NV (NL)

SCHOUWENAARS HENDRIKUS JOHANNE

EC: G05F3/26A **IPC:** G05F3/24; G05F3/26; H03F3/343 (+5)

Publication info: EP0359315 A1 - 1990-03-21

EP0359315 B1 - 1994-03-02

6 Current-source arrangement.

Inventor: GROENEVELD DIRK WOUTER JOHANNE Applicant: PHILIPS NV

(NL); SCHOUWENAARS HENDRIKUS JOHANNE (NL)

EC: G05F3/26A IPC: G05F3/24; G05F3/26; H03F3/343 (+5)

Publication info: ES2050783T T3 - 1994-06-01

7 Current-source arrangement

Inventor: GROENEVELD DIRK WOUTER JOHANNE Applicant: PHILIPS ELECTRONICS NV (NL)

(NL); SCHOUWENAARS HENDRIKUS JOHANNE (NL)

EC: G05F3/26A **IPC:** G05F3/24; G05F3/26; H03F3/343 (+5)

Publication info: HK45096 A - 1996-03-22

8 CURRENT SOURCE CIRCUIT

Inventor: DEIRUKU UOOTERU YOHANESU FURUN; Applicant: PHILIPS NV

HENDORIKUSU YOHANESU SUHOOUENA

EC: G05F3/26A IPC: G05F3/26; H03F3/343 (+5)

Publication info: JP2105907 A - 1990-04-18

JP2843833B2 B2 - 1999-01-06

9 CURRENT SOURCE APPARATUS

Inventor: Groeneveld dirk wouter Johannes Applicant: Philips electronics NV (NL)

(NL); SCHOUWENAAR HENDRIKUS JOHANNES (NL)

EC: G05F3/26A IPC: G05F3/24; G05F3/26; H03F3/343 (+5)

Publication info: KR0137475B B1 - 1998-06-15

10 Current-source arrangement

Inventor: GROENEVELD DIRK W J (NL);

Applicant: PHILIPS CORP (US)

SCHOUWENAARS HENDRIKUS J (NL)

EC: G05F3/26A IPC: G05F3/26; H03F3/343 (+5)

Publication info: US4967140 A - 1990-10-30

CURRENT SOURCE CIRCUIT

Patent number:

JP2105907

Publication date:

1990-04-18

Inventor:

DEIRUKU UOOTERU YOHANESU FURUN;

HENDORIKUSU YOHANESU SUHOOUENA

Applicant:

PHILIPS NV

Classification:

- international:

G05F3/24; G05F3/26; H03F3/343; H03M1/10;

G05F3/08; H03F3/343; H03M1/10; (IPC1-7): G05F3/24

- european:

G05F3/26A

Application number: JP19890233050 19890911

Priority number(s): NL19880002230 19880912; NL19890000215 19890130

Also published as:

EP0359315 (A1)
US4967140 (A1
BR8904574 (A)
EP0359315 (B1)

ES2050783T (T:

Report a data error he

Abstract of JP2105907

PURPOSE: To enable the current source circuit to operate with a low supply voltage by composing each transistor(TR) circuit of control TRs which are one larger in number than needed currents, and controlling a control voltage by using a correcting means and equalizing a current from each TR circuit to a reference current. CONSTITUTION: This circuit is equipped with N+1 TR circuits 2, 1-2, and N+1, which are composed of control TRs T1-TN+1. Further, the circuit is equipped with the correcting means 4 equipped with a correcting circuit 5 which has a reference current source 6 for supplying a control signal to one of control input terminals 3, 1-3, and N+1 and a switching network 7 which always couples one of the TR circuits 2, 1-2, and N+1 to the correcting circuit 5 according to a cycle pattern and couples other TR circuits to output terminals 1...N. Consequently, the circuit can operate with the low supply voltage.

$$R^1$$
 R^2

Data supplied from the esp@cenet database - Worldwide

⑩ 日本国特許庁(JP)

⑩ 特 許 出 願 公 閉

② 公開特許公報(A) 平2-105907

®Int.Cl.⁵

識別記号

庁内整理番号

码公開 平成2年(1990)4月18日

G 05 F 3/24

A 7319-5H

審査請求 未請求 請求項の数 15 (全10頁)

②特 願 平1-233050

22出 **夏** 平 1 (1989) 9 月 11 日

優先権主張

図1988年9月12日図オランダ(NL)図8802230

@発明者

デイルク ウオーテル オ

オランダ国5621 ペーアー アインドーフエン フルーネ

ヨハネス フルネフ バウツウエツハ 1

エルド

⑪出 顋 人 エヌ ベー フイリツ

オランダ国5621 ペーアー アインドーフエン フルーネ

バウツウエツハ 1

ンフアプリケン

プス フルーイランペ

197代 理 人 弁理士 杉村

暁秀 外1名

最終頁に続く

明 細 書

- 1.発明の名称 電流源回路
- 2. 特許請求の範囲
 - 多数のほぼ等しい電流を発生する多数のトランジスタ回路;及び
 - 前記トランジスク国路からの電流の相対 偏差を低減させるための補正手段: を具えている電流源回路において、
 - 前記トランジスタ回路の個数を必要とされる電流の数よりも少なくとも1つ多くし;
 - 前記各トランジスタ回路を制御トランジスタで構成し、該制御トランジスタの制御電圧を可調整として可調整第1電流を供給すべくし;且つ
 - 前記補正手段を用いて、関連するトランジスク回路の制御トランジスクの制御電圧を調整することによってサイクルパターンに従って各トランジスタ回路からの電流を基準電流に等しくするようにしたことを特徴とする電流源回路。

- 2. 各トランジスタ回路をゲートとソース電極 との間に配置したコンデンサを有している制 御トランジスクにより構成したことを特徴と する請求項1に記載の電流源回路。
- 3. 前記コンデンサを関連する制御トランジスタのゲート-ソースキャパシタンスで構成したことを特徴とする請求項2に記載の電流源回路。
- 4. 前記補正手段が基準電流を前記制御トランジスタのドレイン電極に供給する手段と、前記第1電流が基準電流に等しくなるように前記コンデンサの電圧を制御するためにドレインとゲート電極との間に設ける負帰選手段とを見えていることを特徴とする請求項2又は3に記載の電流源回路。
- 5. 前記補正手段が:
 - 前記基準電流を基準電圧に変換する第1 抵抗:
 - 前記第1電流を第2電圧に変換する第2 トランジスタ;及び

- 前記第1及び第2抵抗と、前記コンデン サに接続され、前記第2電圧が基準電圧に等 しくなるように前記コンデンサの電圧を調整 する負帰還手段;

を具えていることを特徴とする請求項2又は 3に記載の電流源回路。

- 6. 前記負帰選手段が前記制御トランジスタのドレイン電極における電圧を調整する調整手段を具えていることを特徴とする請求項4に記載の電流源回路。
- 7. 前記調整手段が電流ホロワトランジスクを 具え、該トランジスタのソース電極を制御ト ランジスクのドレイン電極に、ゲート電極を 基準電圧端子に、ドレイン電極をバイアス電 流源にそれぞれ結合させたことを特徴とする 請求項6に記載の電流源回路。
- 8. 前記各トランジスタ回路を、ゲートとソース電極との間に配置したコンデンサを有している制御トランジスタと、第2電流を供給するトランジスタ電流源とで構成し、前記トラ

ンジスタ回路からの電流を第1電流と第2電流との和に等しくするようにしたことを特徴とする請求項1に記載の電流源回路。

- 9. 前記コンデンサを関連する制御トランジスタのゲート・ソースキャパシタンスで構成したことを特徴とする請求項8に記載の電流源回路。
- 10. 前記補正手段が前記基準電流と第2電流との差電流を前記制御トランジスタのドレイン電極に供給する手段と、前記第1電流と第2電流との和電流が基準電流に等しくなるように前記コンデンサの電圧を調整するためにドレインとゲート電極との間に配置する負帰選手段とを具えていることを特徴とする請求項8又は9に記載の電流源回路。
- 11. 前記補正手段が、前記制御トランジスタの ゲート・ソース接合部と並列に配置されるゲ トー・ソース接合部を有している第2トラン ジスタのドレイン電極に前記基準電流と第2 電流との差電流を供給する手段と、前記第2

トランジスタのドレインとゲート電極との間に配置され、前記第2トランジスタからの電流と第2電流との和が基準電流に等しくなるように前記コンデンサの電圧を制御する負帰運手段とを具えていることを特徴とする請求項8又は9に記載の電流源回路。

12. 前記補正手段が:

- 前記基準電流を基準電圧に変換する第1 抵抗:

- 前記第1及び第2電流の和電流を第2電 圧に変換する第2抵抗;及び
- 前記第1及び第2抵抗とコンデンサとに接続され、前記第2電圧が基準電圧に等しくなるように前記コンデンサの電圧を調整する負傷選手段;

を具えていることを特徴とする請求項8又は 9に記載の電流源国路。

13. 前記負帰還手段が前記制御トランジスタのドレイン電極の電圧を調整する調整手段を具えていることを特徴とする請求項11に記載の

電流源回路。

- 14. 前記調整手段が電流ホロワトランジスタを 具え、該トランジスタのソース電橋を前記制 御トランジスタのドレイン電極に、ゲート電 極を基準電圧端子に、ドレイン電極をバイア ス電流源にそれぞれ結合させたことを特徴と する請求項13に記載の電流源回路。
- 15. 請求項1~14のいずれかに記載の電流源回路を少なくとも1つ具えていることを特徴とするデジタル-アナログ変換器。

3.発明の詳細な説明

[産業上の利用分野]

本発明は多数のほぼ等しい電流を発生する多数 のトランジスタ回路と、これらのトランジスク回 路からの電流の相対偏差を低減させるための補助 手段とを具えている電流源回路に関するものであ る。

本発明は斯種の電流源回路を具えているデジタル-アナログ変換器にも関するものである。

(従来の技術)

斯種の電流源回路は米国特許明細書第4,573,005 号から既知である。この電流源回路における補正 手段は精密な電流-ミラー回路を具えており、こ のミラー回路では一方のトランジスタ回路からの 電流として入力端子に供給し、他方の トランジスタ回路からの電流をサイクルパターン に従って少なくとも I 個の出力端子に供給してい る。この場合には、基準電流が断かる出力端子に タ回路からの電流との差電流が断かる出力端子に 現われ、この差電流を用いて、前記他方のトラン

- 前記補正手段を用いて、関連するトランジスタ回路の制御トランジスタの制御電圧を調整することによってサイクルパクーンに従って各トランジスタ回路からの電流を基準電流に等しくするようにしたことを特徴とする。

本発明による電流源回路におけるトランジれるの個数は実際に電流源回路に必要各サイクの別に電流源回路の1つのようのために電流源回路の1つのででは、次ク回路を用い、先のサイクル周期によりである。横正期間中にはように切換えることができる。横正期間と直列に接続で変して作動させることができる。

本発明による電流源回路の他の利点は、実際の 電流源回路の作動が補正手段によって妨げられな いと云う点にある。

(実施例)

以下図面を参照して実施例につき説明するに、

ジスク国路からの電波が基準電流により一層良好に追従するように斯かる他方のトランジスク国路からの電流を補正する。

(発明が解決しようとする課題)

上述した従来回路の欠点は、精密な電流ミラー 回路をトランジスタ回路及びその負荷と直列に配置しなければならないため、従来の電流源回路は かなり高い供給電圧を必要とすると云うことにある。

これがため、本発明の目的はかなり低い供給電圧で作動すべく構成される補正手段付きの電流源 回路を提供することにある。

〔課題を解決するための手段〕

本発明は冒頭にて述べた種類の電流源回路にお いて、

- 前記トランジスタ回路の個数を必要とされる 電流の数よりも少なくとも1つ多くし;

- 前記各トランジスク回路を制御トランジスタで構成し、該制御トランジスタの制御電圧を可調整として可調整第1電流を供給すべくし:且つ

第1図は本発明による電流源回路の基準回路図で ある。この回路はN個のほぼ等しい電流を出力端 子1~Nに供給すべく構成し、これらの出力端子 には負荷(図面の明瞭化のために図示せず)を接 続することができる。電流源回路はN+I個のト ランジスタ回路2.1 ~2.N +1を具えており、こ れらの各々は制御トランジスタTi~TN+1で構成 する。トランジスタ回路は制御電圧、従って制御 トランジスタTI~TN+1の電流を調整するために 制御入力端子3.1 ~3.N + 1 も具えている。電流 源回路はさらに、制御信号を制御入力端子3.1~ 3.N + 1 の内の 1 つに供給する基準電流源 6 を有 している補正回路5と、サイクルパターンに従っ てトランジスタ回路2.1 ~2.N +1の1つを常に 構正回路5に結合されると共に、他のトランジス 夕回路を出力端子 1 ··· N に結合させるスイッチン グ国路網でとを具えている補正手段4も具えてい

本例ではN個のトランジスク回路がIサイクル の各周期にて出力電流を出力端子1~Nに供給し、 残りの1個のトランジスタ回路は補正回路5に結 合させる。この補正回路では関連するトランジス 夕回路からの電流を基準電流源6からの基準電流 と比較し、且つ補正回路5によってトランジスタ 回路の制御入力端子3.-に供給される制御信号に よって制御トランジスタ2.-の制御電圧を調整し て、トランジスタ回路からの電流が基準電流に等 しくなるようにする。サイクルのつぎの周期では、 補正したトランジスタ団路2.- をスイッチング回 路網7によって未補正のトランジスク回路2.- と 交換する。このようにして、全てのトランジスタ 回路2.1~2.N + 1 からの電流を順次維続的に補 正する。この結果、出力端子1~Nに得られる電 流は基準電流に大いに等しくなる。補正すべきト ランジスタ回路を実際の電流源回路から切り離す ため、補正回路5が電流源回路の正しい作動を妨 げることはない。補正回路は電流源回路の通常の 作動中におけるよりも高い供給電圧を必要としな いため、電流源回路は低い供給電圧で作動させる のに好適である。

成し、これにより電流 Irer を相互接続人力端子 10及び11に供給する。

入力端子10と11との間を直接接続したことによ り、トランジスタT2のドレイン電極はそのゲート 電極に接続される。この際、電流源6は電流!:が 基準電流 Irer に正確に等しくなるようにコンデ ンサC2の電圧を制御する。つぎのクロック周期で は、スイッチS2.2及びS2.3によってトランジスタ 72が出力端子2に接続され、これと同時にスイッ チ\$2.1が開く。これがため、コンデンサC2の電圧 をそのまゝ利用することができトランジスタT2 は電流1...、に正確に等しい電流1.を供給し続け る。これと同じクロック周期に他の3つのトラン ジスタの内の1つ、例えばトランジスタT3が補正 回路の入力端子10及び11に接続され、電流1.か基 準電流1rer に正確に等しくなるようにコンデン サC3の電圧が調整される。このようにして、トラ ンジスタT1~T4の電流[1~] 4を順次継続的に電流 Irec に等しくする。これにより正確に等しい但 流が出力端子1、2及び3に得られることになる。 第2図は本発明による電流源回路の第1実施例を示す。この回路は各トランジスタのゲートとソース電極との間に配置したコンデンサC1~C4を有している制御トランジスタT1~T4から成る4つのトランジスタ回路を具えている。スイッチS1.1~S4.1、S1.2~S4.2及びS1.3~S3.3によって常に4個のトランジスタT1~T4の内の3つを出力端子1。2及び3に結合させ、残りのトランジスタを補正回路5の入力端子10及び11に結合させることができる。これらの各スイッチの制御はサイクルパターンに従って、本例ではクロック15により制御されるシフトレジスタ14によって行なう。

第2図に示す状態は、トランジスタT1、T3及びT4からの電流I、Ix及びI.が出力端子1、2及び3に供給され、又トランジスタT2からの電流I.が補正回路5の入力端子11に供給される状態を示している。スイッチS1.1、S3.1及びS4.1は開放しており、スイッチS2.1が閉じているため、トランジスタT2のゲート電極は補正回路の入力端子10に結合される。本例では補正回路を基準電流源6で構

第3図は本発明による電流源回路の第2実施例 を示し、この例では図面の明瞭化のために補正回 路及び補正すべきトランジスタのみを示してある。 補正回路は電流源6で構成し、この電流源が供給 する基準電流 lear は抵抗R1間にて基準管圧Vear に変換される。補正回路の入力端子11は抵抗R2を 介して正の給電端子に接続する。抵抗R1及びR2は 增幅器16の反転入力端子及び非反転入力端子にそ れぞれ接続し、増幅器16の出力端子は入力端子10 に接続する。トランジスタ12のゲート及びドレイ ン電極も入力端子10及び11にそれぞれ接続する。 トランジスタT2からの電流」。は抵抗R2間にそれに 比例した電圧に変換される。この際、増幅器16は 抵抗R2間の電圧が抵抗R1間の基準電圧 Vrac に等 しくなるようにコンデンサC2間の電圧を制御する。 抵抗R1及びR2の抵抗値が等しいと、電流!。は基準 電流「ror に正確に等しくなる。抵抗R1とR2の抵 抗値の比率を特定の比率に選択することによって、 電流 lear とlzとの比率を規定することができる。

第4図は本発明による電流源回路の第3実施例

を示し、ここに第2図の例におけるものと同一部 分を示すものには同一符号を付して示してある。 この場合のトランジスタ回路は制御トランジスタ TI~T4とコンデンサC1~C4とを具えており、これ らトランジスタには電流源B1~B4を並列に配置す る。各トランジスタ回路によって供給される電流 は制御トランジスタ及び電流源からの電流の和に 等しくなる。これがため、電流源B1~B4からの電 流は電流源6からの基準電流よりも小さい。スイ ッチSI.1~S4.1、S1.2~S4.2、S1.4~S4.4及び S1.3~S3.3によって常にトランジスタ回路T1, B1 ~14、B4の 4 つの電流の内の 3 つの電流を出力端 子1. 2及び3に供給することができ、又残りの トランジスタ回路の制御トランジスタ及び電流源 からの電流を補正回路5の入力端子11及び13に供 給することができる。

第4図に示す状態は、トランジスク回路T1.B1; T3、B3及びT4、B4からの電流が出力端子1、3及び2に供給され、且つトランジスタ回路T2、B2が 補正回路5に接続される状態を示している。この 場合に、スイッチS1.1、S3.1及びS4.1は開いており、スイッチS2.1が補正回路5の人力端子10に接続される。この例でも基準電流 「ran を供給する電流源6で補正回路を構成する。電流源6の出力端子は入力端子10、11及び13に接続する。

基準電流 1r.or、と電流 1r.c の差電流 Δ 1r.c はトランジスク Tr.のドレイン電極に供給される。この際、電流 Ig 6 は電流 1r.c に等しくなるようにコンデンサC2の電圧を制御する。電流源回路の残りの部分に対する動作は第2図に示したものと同じである。補正回路はコンデンサC2の電圧を介して僅かの差電流を補正するだけであるため、トランジスク T2のゲート・ソース電圧における僅かの変動に対する出力電流の感受性が実質上低減される。

第5図は本発明の第4実施例を示し、この例では図面の明瞭化のために補正回路と、補正すべきトランジスタのみを示してある。第5図の例で、第4図におけるものと同一部分を示すものには同一符号を付して示してある。この例でも基準電流

Irar を供給する電流源6で補正回路を構成する。 電流源82からの電流1.は入力端子13にて斯かる基 準電流から取出される。電流 Irar とlzとの差電 流 A IzはトランジスタT5に供給され、このトラン ジスタのドレイン電極はゲート電極に接続する。 又、このゲート電極は入力端子10に接続する。入 力端子11は直流電圧 V。を供給する点に結合させ る。トランジスタT2のゲート及びドレイン電極は 入力端子10及び11に接続する。トランジスタ75は トランジスタ12と相俟って電流ミラー回路を構成 し、これには差電流力しを供給する。この電流 △1:は、トランジスタ↑2の電流が電流△1:に正確 に等しくなるようにコンデンサC2の電圧を制御す る。トランジスタ72のゲートとソース電極との間 には同じ制御電圧が現われるため、トランジスタ T2の電流1.もA1.に正確に等しくなる。回路の残 りの部分は第4図のものと同じように作動する。

第6図は本発明の第5実施例を示し、この例で も補正回路と補正すべきトランジスタのみを示し てある。この例では、第3図の例と同一部分を示 すものに同一符号を付して示してある。この回路 は第3図に示したものと同じように作動するが、 第3図の例との相違点はトランジスタ↑2からの電流 流△1.2と電流源B2からの電流1.2との和が抵抗R2に 供給されると云う点にある。

しくなるようにコンデンサC2の電圧を制御する。 基準電圧 Vrar は、トランジスタT2が実際の電流 源回路、又はD/A 変換器に切り換えられる時にこ のトランジスタT2のドレイン電極における電圧に トランジスタT6のドレイン電圧が等しくなるよう に選択する。このようにすることにより、他のド レイン・ソース電圧により実際の電流源回路にお けるトランジスタT2が補正回路における以外の他 の電流を搬送できないようにする。

図示の各実施例におけるスイッチはトランジスタで構成するのが好適である。第8a図は、例えばコンデンサC2を有するトランジスタT2と、トランジスタT7で構成するスイッチS2.1を示す。第8b図

は第8a図の変形例を示し、この場合にはトランジスクT8をトランジスクT7と直列に配置し、トランジスクT8のドレインをソース電極に接続する。トランジスクT8のゲートにはトランジスクT7のゲートに供給する信号の反転形態の信号を供給する。これによりトランジスクT8はトランジスクT7に存在する電荷をクーン・オンしている期間中にコンデンサC2に排出しなくする。

図示の各例ではコンデンサC1〜C4を別個のコンデンサとしたが、これらのコンデンサはトランジスタのゲート-ソースキャパシタンスによって適当に構成することもできる。

第9図は本発明による電流源回路を具えている D/A 変換器の第1実施例を示す。本例は16ビットのD/A 変換器である。これは18個のトランジスタ 回路から成る第1電流源回路50を具えており、これらのトランジスタ回路の電流は上述したような方法で補正回路51によって電流源52からの基準電流!rer にほぼ等しくする。17個の出力電流の内の1つの電流 1rer を17個のトランジスタ回路か

ら成る第2電流源回路60の補正回路61に対する基 準電流として用いて、この第2電流源回路におけ るトランジスタ回路の電流を上述したようにして 電流 1-2 に等しくする。第2電流源回路60にお ける電流 Irar の1つを、本例では最下位8ビッ トに対する電流を供給する2進電流分配器63に供 給する。第2電流源回路の他の電流は一連の2進 加重電流 lret、2 lret,…8 lret を得るように 合成する。電流源回路50における16個の他の電流 は電流16 Iras を得るように合成し、この電流を 基準電流として16個のトランジスタ回路から成る 第3電流源回路70の補正回路71に供給して、この 第3電流源回路におけるトランジスタ同路の電流 を上述したような方法で電流16 Ire, に等しくす る。第3電流源回路70における15個の電流は一連 の2進加重電流16 - Irer, 32 Irer, …128 Irer を 得るように合成する。電流源回路60及び70と電流 分配器63の出力電流を既知の方法で用いて、デジ タル入力コードをアナログ出力信号に変換する。 第10図は本発明による電流源回路を具えている16

ビットD/A 変換器の第2の実施例を示す。これは 64個のほぼ等しい電流を発生する電流源回路90を 具えており、64個のほぼ等しい電流は上述したよ うな方法で補正回路95によって順次継続的に基準 電流に等しくなる。63個の2路スイッチ(図示せ ず)から成るスイッチング回路網100 によって63 個の電流をデジタル入力コードの上位6ピットに 応じて加算点125 か、又は正の給電端子のいずれ かに供給する。64個の電流の内の1つは電流分配 回路115 に供給する。この電流分配回路115 は下 位10ピットの電流を供給し、これらの電流を2路 スイッチ(図示せず)から成るスイッチング同路 網120 によってデジタル人力コードに応じて加算 点125 か、又は正の給電端子のいずれかに供給す る。加算点125 に現われる全出力電流は電流-電 圧変換器130 によって出力電圧 Vout に変換する ことができる。

本例では16ビットのデジタル入力ワードをデータレジスタ110 の入力端子111 に直列に供給する。 下位10ビットはスイッチング回路網120 のスイッ チを直接制御する。上位 6 ピットが先ず復号化装置105 に供給され、この復号化装置はこれらの上位 6 ピットからスイッチング回路網100 の63個のスイッチに対するスイッチング信号を取出す。

本発明は上述した例のみに限定されるものでな く、例えば補正回路をここに示した以外の方法で も構成し得るように幾多の変更を加え得ること勿 論である。

第10図は本発明によるデジタル-アナログ変換 器の第2例を示すプロック図である。

- I~N…出力端子
- 2.1~2.N+1 …トランジスタ回路
- 3.1~3. N+1 …制御入力端子
- 4 … 摊正手段
- 5 … 補正回路
- 6 …基準電流源
- 7…スイッチング回路網
- 10、11、13…補正回路の入力端子
- 14…シフトレジスク
- 15…クロック
- 16…增幅器
- 20…バイアス電流源
- 50, 60, 70, 90…電流源回路
- 51, 61, 71, 95…補正回路
- 52… 電流源
- 63…電流分配器
- 100, 120…スイッチング回路網
- 105 … 復号化装置

4. 図面の簡単な説明

第1図は本発明による電流源回路の基本回路を 示すプロック図;

第2図は木発明による電流源回路の第1実施例 を示す回路図:

第3回は本発明による電流源回路の第2実施例 を示す回路図:

第4図は本発明による電流源回路の第3実施例 を示す回路図:

第5図は本発明による電流源回路の第4実施例 を示す回路図;

第6図は本発明による電流源回路の第5実施例 を示す回路図:

第7図は本発明による電流源回路の第6実施例 を示す回路図:

第8a及び第8b図は本発明による電流源回路 に用いるスイッチの例をそれぞれ示す回路図;

第9図は本発明による電流源回路を具えている デジタル-アナログ変換器の第1例を示すプロッ ク図;

115 … 電流分配回路

130 …電流-電圧変換器

R1, R2…抵抗

C1~C4…コンデンサ

B1~B4…電流源


\$1.1~\$4.1, \$1.2~\$4.2, \$1.3~\$3.3~ \$1.4 > #


特許出願人 エヌ ベー フィリップス

フルーイランペンファブリケン

代理入弁理士 杉 村 暁 秀

同 弁理士 杉 村 與 作









FIG.4



特開平2-105907 (10)

第1頁の続き

優先権主張 図1989年1月30日図オランダ(NL)308900215

⑩発 明 者 ヘンドリクス ヨハネ オランダ国5621 ベーアー アインドーフェン フルーネ

ス スホーウエナール パウッウエッハ1

ス